

(19)日本国特許庁 (J P)

(12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号

特開平6-105204

(43)公開日 平成 6 年(1994) 4 月15日

(51)Int.Cl. ⁵	識別記号	庁内整理番号	F I	技術表示箇所
H 0 4 N 5/228	Z			
G 0 1 B 11/24	K	9108-2F		
H 0 4 N 5/14	Z			
5/907	B	7916-5C		
5/92	D	4227-5C		

審査請求 未請求 請求項の数 1 (全 5 頁)

(21)出願番号 特願平4-269253

(22)出願日 平成 4 年(1992) 9 月11日

(71)出願人 000227836

日本アビオニクス株式会社
東京都港区西新橋 1 丁目15番 1 号

(72)発明者 石田 孝

東京都港区西新橋一丁目15番 1 号 日本ア
ビオニクス株式会社内


(74)代理人 弁理士 八幡 義博

(54)【発明の名称】 高速度TVカメラ出力信号の速度変換装置

(57)【要約】

【目的】 高速度TVカメラの出力信号を複数の出力端子から並列出力する。

【構成】 高速度TVカメラ10は每秒120 こまの割合で撮像する。A/D変換器1は通常のTVレート(30こま/秒)の4倍の高速クロックで高速度TVカメラ10の出力をサンプルする。4個のフレームメモリ(2a~2d)は、それぞれ高速クロックの1/4のクロックでA/D変換器1の出力を取り込む。各フレームメモリの出力は4個のD/A変換器(3a~3d)の対応するものにて通常のTVレートのビデオ信号となる。従って、4個のD/A変換器それぞれの出力を通常のTVレートで動作する4個の処理装置11の対応するものに与えれば、監視等の対象物の1つの高速動作過程中の1つの任意過程が4つの処理装置の何れかで表示処理等されるので、即時に1動作過程中の任意過程の監視等ができる。



【特許請求の範囲】

【請求項1】 通常のTVレイトのN倍の高速度TVカメラの出力信号を通常のTVの画像処理のN倍の高速クロックでサンプルするA/D変換器と； 前記A/D変換器の出力を並列的に受けるN個のフレームメモリであって、それぞれ、当該A/D変換器の出力を前記高速クロックの1/Nの速度の信号に変換して出力するN個のフレームメモリと； 前記N個のフレームメモリの対応するメモリの出力をアナログ化するN個のD/A変換器と； を備えたことを特徴とする高速度TVカメラ出力信号の速度変換装置。

【発明の詳細な説明】

【0001】

【産業上の利用分野】 本発明は、高速度TVカメラ出力信号の速度変換装置に係り、特に複数の出力端子を有する速度変換装置に関する。

【0002】

【従来の技術】 例えば基板にICを搭載する位置決めマークの計測や製品の捺印文字検査等、対象物の寸法や面積の計測、文字認識などが行える処理装置が工場等で広く使用されてきているが、この種の処理装置の入力手段として用いられるTVカメラは、通常毎秒30フレーム（こま）の割合で撮像でき、また、移動する物体の静止画像の取得を目的とするシャッタ付きのものでも、通常シャッタスピードが例えば1/1000秒となっても「こま像」は毎秒30個である。

【0003】 ところが、例えば半導体部品の製造工程の監視や管理では、ボンディングの1工程の開始から終了までに至る各過程を詳細に検討する必要の生ずる場合があるように、対象物がこのような高速動作をする移動物体である場合は30こま/秒という通常のTVレートでは十分な動作解析ができない。

【0004】 そこで、近年、例えば毎秒120こまの割合で撮像できるシャッタ付きの高速度TVカメラが開発され専用の処理装置と共に利用に供されている。これは、全ての撮像画像を専用の処理装置内のメモリに一旦に格納し、この専用の処理装置からTVレート（30こま/秒）の連続画像として或は静止画像として、更にはスローモーション画像として読み出せるようにしている。

【0005】

【発明が解決しようとする課題】 上述した高速度TVカメラでは、高速動作をする移動物体の動作解析を可能にするが、生産ラインでは瞬時に良不良の判断を下す必要があるため、専用の処理装置に一旦に格納し、後処理として画像解析をする方式では即応性に欠けるという問題がある。また、上述した専用の処理装置では、出力は1チャンネルであるため、一連の動作過程の任意の過程を即時に確認するのが困難である、つまり、このものを生産ラインに組み込んで使用できないという問題もある。

【0006】 本発明の目的は、高速度TVカメラを用いた監視等において高速動作をする対象物に対する適切な判断を即時になし得ることを可能にする高速度TVカメラ出力信号の速度変換装置を提供することにある。

【0007】

【課題を解決するための手段】 前記目的を達成するために、本発明の高速度TVカメラ出力信号の速度変換装置は次の如き構成を有する。即ち、本発明の高速度TVカメラ出力信号の速度変換装置は、通常のTVレイトのN倍の高速度TVカメラの出力信号を通常のTVの画像処理のN倍の高速クロックでサンプルするA/D変換器と； 前記A/D変換器の出力を並列的に受けるN個のフレームメモリであって、それぞれ、当該A/D変換器の出力を前記高速クロックの1/Nの速度の信号に変換して出力するN個のフレームメモリと； 前記N個のフレームメモリの対応するメモリの出力をアナログ化するN個のD/A変換器と； を備えたことを特徴とするものである。

【0008】

【作用】 次に、前記の如く構成される本発明の高速度TVカメラ出力信号の速度変換装置の作用を説明する。本発明では、通常のTVレイトのN倍の高速度TVカメラの出力信号を通常のTVの画像処理のN倍の高速クロックでサンプルし、それをN個のフレームメモリのそれぞれに前記高速クロックの1/Nの速度で格納しそれをアナログ化して出力する。つまり、高速度TVカメラの出力信号をN個の出力端子から通常のTVレートで出力する。

【0009】 その結果、N個の出力端子のそれぞれに従来の30こま/秒で動作する処理装置を接続すれば、高速動作をする監視等の対象物の1動作過程の任意過程がN個の処理装置の何れかで処理表示等されるので、即時に1動作過程の任意過程の監視等ができ、生産ラインに組み込んだ高速計測処理等が可能となる。

【0010】

【実施例】 以下、本発明の実施例を図面を参照して説明する。図1は、本発明の一実施例に係る高速度TVカメラ出力信号の速度変換装置を示す。この速度変換装置は、A/D変換器1と、4つのフレームメモリ2（a、b、c、d）と、4つのD/A変換器3（a、b、c、d）とを基本的に備え、高速度TVカメラ10の出力信号を4個の出力端子（3a～3d）から分配出力するので、この4個の出力端子のそれぞれには前述した文字認識等の処理装置11が接続される。

【0011】 高速度TVカメラ10は、前述したように、例えば毎秒120こまの割合で撮像できるTVカメラであり、その撮像信号たるビデオ信号はA/D変換器1に与えられる。A/D変換器1は、この高速度TVカメラ10の出力信号を通常のTVレート（30こま/秒）にて使用されるクロックの4倍（N=4）の高速ク

ロック（クロック周期25ns）でサンプルし、それを4個のフレームメモリのそれぞれに与えるが、各フレームメモリの書込系は、例えば図2に示すように構成される。

【0012】図2において、各フレームメモリの書込系では、入力段にフリップフロップ（F/F）21を備え、その出力段に4個のF/F（22a～22d）が並設される。

【0013】F/F21は、A/D変換器1と同様の高速クロック（図3（a））でA/D変換器1の出力を取り込み、タイミング制御をして出力する。

【0014】4個のF/F（22a～22d）では、クロック周期が100nsである書込クロック（WCK1～WCK4）が高速クロックの1クロックずらした関係で与えられる（第3図（b）（c）（d）（e））。

【0015】従って、メモリ（23a～23d）は、例えばダイナミックRAM（DRAM）であるが、各DRAMには、F/F21の出力を1/4に間引きしたものが、DRAM23a→DRAM23b→DRAM23c→DRAM23dの順序で格納される。

【0016】次に、各フレームメモリの読出系は、例えば図4に示すように構成される。図4において、各DRAMの読出クロック（RCK1～RCK4）は周期が400nsであるが、書き込みと同様に、DRAM23a→DRAM23b→DRAM23c→DRAM23dの順序で動作する。

【0017】スイッチ（24a～24d）は、セレクト信号により、100ns毎に24a→24b→24c→24dの順序で開閉動作をし、対応するDRAMの読出出力を選択出力する。各スイッチの出力はF/F25に与えられる。

【0018】F/F25は、ラッチクロックにより100ns毎に各スイッチの出力を取り込み、出力端子たるD/A変換器3に出力する。

【0019】その結果、D/A変換器3からは、通常のTVレート（30こま/秒）のビデオ信号が出力される。

【0020】従って、図1に示すように、4つの出力端子のそれぞれに通常のTVレートで動作する処理装置11を接続すれば、高速動作をする監視等の対象物の1動作過程の任意過程が4個の処理装置11の何れかで処理

表示等されるので、即時に1動作過程の任意過程の監視等ができ、生産ラインに組み込んだ高速計測処理等が可能となる。

【0021】なお、メモリ（23a～23d）には、価格の点からDRAMを使用したか、スタティックRAM（SRAM）でも良いことは勿論である。また、出力端子数を幾らにするかは監視等の対象物の動作速度等に応じて定めれば良い。

【0022】

【発明の効果】以上説明したように、本発明の高速TVカメラ出力信号の速度変換装置によれば、高速TVカメラの出力信号を通常のTVレートのN倍の高速クロックでサンプルし、それをN個のフレームメモリのそれぞれに前記高速クロックの1/Nの速度で格納しそれをアナログ化して出力する、つまり、高速TVカメラの出力信号をN個の出力端子から通常のTVレートで出力するようにしたので、N個の出力端子のそれぞれに従来の30こま/秒で動作する処理装置を接続すれば、高速動作をする監視等の対象物の1動作過程の任意過程がN個の処理装置の何れかで処理表示等されるので、即時に1動作過程の任意過程の監視等ができ、生産ラインに組み込んだ高速計測処理等が可能となる効果がある。

【図面の簡単な説明】

【図1】本発明の一実施例に係る高速TVカメラ出力信号の速度変換装置の構成ブロック図である。

【図2】各フレームメモリの書込系の構成ブロック図である。


【図3】書き込み動作のタイムチャートである。

【図4】各フレームメモリの読出系の構成ブロック図である。


【符号の説明】

- 1 A/D変換器
- 2a～2d フレームメモリ
- 3, 3a～3d D/A変換器
- 10 高速TVカメラ
- 11 処理装置
- 21 フリップフロップ（F/F）
- 22a～22d フリップフロップ（F/F）
- 23a～23d メモリ（DRAM）
- 24a～24d スイッチ
- 25 フリップフロップ（F/F）


【図1】




【図2】



【図3】



【図4】



PATENT ABSTRACTS OF JAPAN

(11)Publication number : 06-105204

(43)Date of publication of application : 15.04.1994

.....
(51)Int.Cl. H04N 5/228

G01B 11/24

H04N 5/14

H04N 5/907

H04N 5/92

.....
(21)Application number : 04-269253 (71)Applicant : NIPPON AVIONICS CO LTD

(22)Date of filing : 11.09.1992 (72)Inventor : ISHIDA TAKASHI

.....
(54) SPEED CONVERTER FOR HIGH SPEED TV CAMERA OUTPUT SIGNAL

(57)Abstract:

PURPOSE: To output the output signal of a high speed TV camera from plural output terminal as parallel output.

CONSTITUTION: A high speed TV camera 10 picks up an image at a rate of 120 frames per second. An A/D converter 1 samples the output of the TV camera 10 at a high speed clock being four times of a usual TV rate (30 frames/ sec). Four frame memories 2a-2d fetch the output of the A/D converter 1 by using a clock signal whose frequency is 1/4 of the high speed clock. The output from each frame memory becomes the video signal of a usual TV rate in a D/A converter in four D/A converters 3a-3d corresponding to the A/D converter. Thus, an optional process in one high speed operation process of an object for

monitor or the like is subjected to display processing or the like in any of the four processing units by giving each output of the four D/A converters to a relevant processing unit in the four processing units 11 operated at the usual TV rate, then an optional process in one operation process is immediately monitored.

LEGAL STATUS [Date of request for examination]
[Date of sending the examiner's decision of rejection]
[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]
[Date of final disposal for application]
[Patent number]
[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

* NOTICES *

JPO and INPIT are not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.

2.**** shows the word which can not be translated.

3.In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1] A/D converter which carries out the sample of the output signal of a twice [N] as many high-speed TV camera as usual TV Leto with a twice [N] as many high-speed clock as the image processing of the usual TV; It is the frame memory of N individual which undergoes the output of said A/D converter in juxtaposition. Respectively The output of the A/D converter concerned is changed into the signal of the rate of $1/N$ of said high-speed clock. Frame memory of N individual to output; D/A converter of N individual which analog-izes the output of the memory to which the frame memory of said N individual is equivalent; Speed-conversion equipment of the high-speed TV camera output signal characterized by having.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Industrial Application] This invention relates to the speed-conversion equipment which is applied to the speed-conversion equipment of a high-speed TV camera output signal, especially has two or more output terminals.

[0002]

[Description of the Prior Art] For example, although the processor which can perform measurement of the dimension of an object or area, character recognition, etc., such as seal character check of measurement of the positioning mark which carries IC in a substrate, or a product, has been used widely at works etc. The TV camera used as an input means of this kind of processor Usually, even if shutter speed usually becomes for example, $1 / 1000$ seconds also in the thing with a shutter aiming at acquisition of the static image of the body which can picturize at a rate of per second 30 frames (top), and moves, the number of "top images" is per second 30.

[0003] As a place may produce the need of examining in a detail each process in which it results by termination from initiation of one process of bonding in the monitor and management of the production process of for example, semi-conductor components, when an object is the migration body which carries out such high-speed operation, analysis [sufficient at a usual TV rate called 30 tops / second] of operation cannot be performed.

[0004] then, the high-speed TV camera with a shutter out of which recent years, for example, the per second 120 top, come comparatively and which can be

picturized is developed, and use is presented with the processor of dedication.
all image pick-up images are once looked like [the memory in the processor of
dedication], and this stores them in it, and enables it to read them from the
processor of this dedication as a slow motion image further as a static image as
a sequential image of TV rate (30 tops / second)

[0005]

[Problem(s) to be Solved by the Invention] although analysis of the migration
body which carries out high-speed operation of operation is enabled in the
high-speed TV camera mentioned above, since it is necessary to make a
judgment of right [poor] in a production line in an instant, the processor of
dedication is once resembled, it stores in it, and there is a problem that
readiness is missing, by the method which carries out image analysis as after
treatment. Moreover, in the processor of the dedication mentioned above, since
an output is one channel, it is difficult to check the process of the arbitration of a
series of processes of operation immediately, that is, the problem that it cannot
be used being able to include this thing in a production line also has it.

[0006] The purpose of this invention is to offer the speed-conversion equipment
of the high-speed TV camera output signal which makes it possible to be able to

make immediately the suitable decision over the object which carries out high-speed operation in the monitor which used the high-speed TV camera.

[0007]

[Means for Solving the Problem] In order to attain said purpose, the speed-conversion equipment of the high-speed TV camera output signal of this invention has a configuration like a degree. Namely, the speed-conversion equipment of the high-speed TV camera output signal of this invention A/D converter which carries out the sample of the output signal of a twice [N] as many high-speed TV camera as usual TV Leto with a twice [N] as many high-speed clock as the image processing of the usual TV; It is the frame memory of N individual which undergoes the output of said A/D converter in juxtaposition. Frame memory of N individual which changes and outputs the output of the A/D converter concerned to the signal of the rate of $1/N$ of said high-speed clock, respectively; D/A converter of N individual which analog-izes the output of the memory to which the frame memory of said N individual is equivalent; It is characterized by having.

[0008]

[Function] Next, an operation of the speed-conversion equipment of the

high-speed TV camera output signal of this invention constituted is explained like the above. in this invention, the sample of the output signal of a twice [N] as many high-speed TV camera as usual TV Leto is carried out with a twice [N] as many high-speed clock as the image processing of the usual TV, and the frame memory of N individual boils it, respectively, and it stores at the rate of 1-/N of said high-speed clock, and it is analog-ized and is outputted. That is, the output signal of a high-speed TV camera is outputted at the usual TV rate from the output terminal of N individual.

[0009] Consequently, if the processor which operates in the conventional 30 tops / second is connected to each of the output terminal of N individual, since it is indicated by processing by any of the processor of N individual they are, the monitor of the arbitration process of 1 actuation process etc. can be performed immediately, and the high-speed measurement processing of the arbitration process of 1 actuation process of objects, such as a monitor which carries out high-speed operation, included in a production line will be attained.

[0010]

[Example] Hereafter, the example of this invention is explained with reference to a drawing. Drawing 1 shows the speed-conversion equipment of the high-speed

TV camera output signal concerning one example of this invention. what this speed-conversion equipment is fundamentally equipped with A/D converter 1, four frame memories 2 (a, b, c, d), and four D/A converters 3 (a, b, c, d), and carries out the distribution output of the output signal of high-speed TV camera 10 from four output terminals (3a-3d) -- it is -- this four output terminal -- respectively -- being alike -- the processors 11, such as character recognition mentioned above, are connected.

[0011] As high-speed TV camera 10 was mentioned above, it is the TV camera which can be picturized at a rate of the per second 120 top, and the image pick-up signal slack video signal is given to A/D converter 1. Although A/D converter 1 carries out the sample of the output signal of this high-speed TV camera 10 with a 4 times ($N=4$) as many high-speed clock (25ns of clock periods) as the clock used at the usual TV rate (30 tops / second) and it is given to each of four frame memories, the write-in system of each frame memory is constituted as shown in drawing 2 .

[0012] In drawing 2 , by the write-in system of each frame memory, an input stage is equipped with a flip-flop (F/F) 21, and four F/F (22a-22d) is installed in the output stage side by side.

[0013] F/F21 incorporates the output of A/D converter 1 with the same high-speed clock (drawing 3 (a)) as A/D converter 1, and outputs by carrying out timing control.

[0014] At four F/F (22a-22d), the write-in clock (WCK1-WCK4) whose clock period is 100ns is given by the relation which the high-speed clock carried out [1 clock **] (Fig. 3 (b), (c), (d), (e)).

[0015] Therefore, although memory (23a-23d) is a dynamic RAM (DRAM), what thinned out and set the output of F/F21 to one fourth is stored in each DRAM in order of DRAM23 a->DRAM23 b->DRAM23 c->DRAM23d.

[0016] Next, the read-out system of each frame memory is constituted as shown in drawing 4 . In drawing 4 , the read-out clock (RCK1-RCK4) of each DRAM operates in order of DRAM23 a->DRAM23 b->DRAM23 c->DRAM23d like writing, although a period is 400ns.

[0017] With a select signal, a switch (24a-24d) carries out a switching action in 24a->24b->24c->24d sequence every 100ns, and carries out the selection output of the read-out output of corresponding DRAM. The output of each switch is given to F/F25.

[0018] F/F25 incorporates the output of each switch every 100ns with a latch

clock, and outputs it to output terminal slack D/A converter 3.

[0019] Consequently, from D/A converter 3, the video signal of the usual TV rate (30 tops / second) is outputted.

[0020] Therefore, if the processor 11 which operates at the usual TV rate is connected to each of four output terminals as shown in drawing 1 , since it is indicated by processing by any of four processors 11 they are, the monitor of the arbitration process of 1 actuation process etc. can be performed immediately, and the high-speed measurement processing of the arbitration process of 1 actuation process of objects, such as a monitor which carries out high-speed operation, included in a production line will be attained.

[0021] In addition, although DRAM was used for memory (23a-23d) from the point of a price, of course, SUTATIKU RAM (SRAM) is sufficient. Moreover, into how much the number of output terminals is made should just set according to the working speed of objects, such as a monitor, etc.

[0022]

[Effect of the Invention] As explained above, according to the speed-conversion equipment of the high-speed TV camera output signal of this invention The sample of the output signal of a high-speed TV camera is carried out with a twice

[N] as many high-speed clock as the usual TV rate. Since the frame memory of N individual boils it, respectively, and it stores at the rate of $1/N$ of said high-speed clock, and it is analog-ized, and is outputted, that is, it was made to output the output signal of a high-speed TV camera at the usual TV rate from the output terminal of N individual. If the processor which operates in the conventional 30 tops / second is connected to each of the output terminal of N individual, since it is indicated by processing by any of the processor of N individual they are, the arbitration process of 1 actuation process of objects, such as a monitor which carries out high-speed operation. The monitor of the arbitration process of 1 actuation process etc. can be performed immediately, and there is effectiveness whose high-speed measurement processing included in a production line is attained.

DESCRIPTION OF DRAWINGS

[Brief Description of the Drawings]

[Drawing 1] It is the configuration block Fig. of the speed-conversion equipment of the high-speed TV camera output signal concerning one example of this invention.

[Drawing 2] It is the configuration block Fig. of the write-in system of each frame memory.

[Drawing 3] It is the timing diagram of write-in actuation.

[Drawing 4] It is the configuration block Fig. of the read-out system of each frame memory.

[Description of Notations]

1 A/D Converter

2a-2d Frame memory

3, 3a-3d D/A converter

10 High-speed TV Camera

11 Processor

21 Flip-flop (F/F)

22a-22d Flip-flop (F/F)

23a-23d Memory (DRAM)

24a-24d Switch

25 Flip-flop (F/F)